Filtrar
10 Questões de concurso encontradas
Página 1 de 2
Questões por página:
Questões por página:
Concurso:
EMGEPRON
Disciplina:
Engenharia Eletrônica
Durante um pulso de CLOCK em um Flip-Flop JK em configuração mestre-escravo com as portas J e K em nível lógico 1 (um), a porta Q:
Concurso:
EMGEPRON
Disciplina:
Engenharia Eletrônica
As saídas de um Flip-Flop JK se comportarão como as saídas de um Flip-Flop D quando:
Concurso:
EMGEPRON
Disciplina:
Engenharia Eletrônica
Uma característica fundamental em um Flip-Flop SR na configuração mestre-escravo é que:
Concurso:
IFB
Disciplina:
Engenharia Eletrônica
Qual é o menor número de flip-flops necessários para se implementar um contador síncrono de módulo 15?
Concurso:
SEAD-AP
Disciplina:
Engenharia Eletrônica
O circuito abaixo é um contador crescente assíncrono, composto por flips-flops T, com clear e preset assíncronos. A indicação “1”, na figura, indica o nível de tensão especificado para o nível lógico “1” (verdade).
Esse contador possui a seguinte quantidade de estados estáveis:
Esse contador possui a seguinte quantidade de estados estáveis:
