Concurso:
Polícia Científica - SC -
Disciplina:
Engenharia Eletrônica
Considere que quatro flip-flops do tipo J-K com clock foram colocados em uma estrutura como mostra a figura abaixo.
Os sinais de entrada e de clock são mostrados na figura abaixo.
Considerando que todas as saídas não barradas (X₃, X₂, X₁ e X₀) dos flip-flops estejam no nível lógico 0 no instante t₁, quais os níveis lógicos das saídas de cada flip-flop no instante de tempo t₄?
Os sinais de entrada e de clock são mostrados na figura abaixo.
Considerando que todas as saídas não barradas (X₃, X₂, X₁ e X₀) dos flip-flops estejam no nível lógico 0 no instante t₁, quais os níveis lógicos das saídas de cada flip-flop no instante de tempo t₄?
