Questões de Concurso

Se a CPU e um controlador de E/S quiserem usar o barramento ao mesmo tempo,

A CPU executa cada instrução em pequenas etapas, apresentadas a seguir:

1. Alterar o contador de programa para indicar a próxima instrução.
2. Se a instrução usar uma palavra na memória, determinar onde essa palavra está.
3. Determinar o tipo de instrução trazida.
4. Trazer a próxima instrução da memória até o registrador.
5. Voltar à primeira etapa para iniciar a execução da instrução seguinte.
6. Trazer a palavra para dentro de um registrador da CPU, se necessário.
7. Executar a instrução.

A sequência correta das etapas é:

Em um barramento síncrono com 32 bits, considere:

- largura do barramento: 4 bytes;
- envio do endereço para a memória: 6 ns;
- leitura da memória: 20 ns;
- total envio do dado para o dispositivo: 6 ns.

Em função dos dados acima, o tempo total para a leitura de uma palavra será de

Os barramentos do tipo Backplane

No contexto do nível ISA (Instruction Set Architecture) está INCORRETO: